PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-004341

(43)Date of publication of application: 10.01.1987

(51)Int.Cl.

H01L 21/78 B28D 5/00

(21)Application number: 60-143721

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


29.06.1985

(72)Inventor: WASHIO AKIO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To prevent a semiconductor substrate from being broken during the process for separating the substrate into chips, by carrying out the blade dicing process and the lapping process in a reverse order for the purpose of omitting the process for peeling a protection tape directly from the substrate. CONSTITUTION: The surface 11a of a substrate 11 on which elements have been produced completely is cut along predetermined lines to provide grooves 12 (blade dicing process). A protection tape 13 is adhered onto the surface of the substrate 11 so that the tape 13 also prevents the scattering of chips. Subsequently the rear face of the substrate is polished up to the vicinity of the grooves 12 (lapping process). A pressure is applied to the rear surface of the substrate 11 by means of a rubber roller or the like so as to separate the substrate into chips 14 by the grooves 12. Finally, the protection tape 13 is peeled off from the surface 14a of each chip 14.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(9) 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 4341

@Int Cl.4

證別記号

庁内整理番号

匈公開 昭和62年(1987)1月10日

21/78 H 01 L 5/00 28 D H 01 L 21/78

A-7376-5F A-6719-3C D-7376-5F

審査請求 未請求 発明の数 1 (全3頁)

49発明の名称

半導体装置の製造方法

创特 頤 昭60-143721

22H 昭60(1985)6月29日

⑦発 考 明

樦 尾 877 雄 川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

株式会社東芝 の出 顖 人

川崎市幸区堀川町72番地

郊代 理 弁理士 鈴江 武彦 外2名

眀

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

半導体基板を個々のチップに分離するために半 遊休技板の表面から所定深さの流を形成する工程 と、該半導体基板の表面をテープで被覆する工程 と、該半導体基板の裏面から前記満底部近傍まで 研磨して所定厚さとする工程と、前記講庭部から 半導体基板底部までを破断させ、個々のチップに 分離する工程とを具備したことを特徴とする半導 体装置の製造方法。

3. 発明の詳細な説明

[発明の技術分野]

本発明は半導体装置の製造方法に関し、特にア センプリ工程で半導体基板を個々のチップに分離 する際に使用されるものである。

(発明の技術的背景)

半導体基板を個々のチップに分離するための従 来の方法を第2図(a)~(g)を参照して説明 する。

表面1 aに保護テープ2を貼付する(第2図(a) 図示)。次に、半導体基板1の裏面側から研磨し て所定厚さの半導体基板 1 ^{*} とする (同図 (b) 図示)。つづいて、半導体基板1´の表面1a´ から保護テープ2を剥離して所定厚さの半導体基 板1、を得る(同図(c)及び(d)図示)。以 上の工程は一般にラッピング工程と称されている。 次いで、半導体基板1~の裏面1~bに飛散防 止テープ3を貼付する(同図(e)図示)。つづ いて、半導体基板1.の表面1.aの所定位置か らカッティングして前記飛散防止テープ3に達す

まず、紫子製造工程が終了した半導体基板1の

次いで、飛散防止テープ3側から圧力を加え、 飛散防止テープ 3 からチップ 5 、 ··· の裏面 5 a を 剥離し、半導体基板1からのチップ5、…の分離

る溝4、…を形成し、半導体基板1 を個々のチ

ップ 5、…に分離する(同図(f)図示)。以上

の (e). 及び (f) の工程は一般にプレード・ダ

イシング工程と称されている。

工程を終了する(同図(g)図示)。

〔背景技術の問題点〕

しかし、上述した従来の方法では、第2図(c)の工程で半導体基板1 の表面1 aから保護テープ2を剥離する際に半導体基板1 が破損し易いという欠点がある。この欠点は半導体基板1 の厚さが薄く、大口径になるほど顕著となる。

[発明の目的]

本発明は上記欠点を解消するためになされたものであり、半導体基板のチップへの分割工程で半導体基板の破損を防止し得る半導体装置の製造方法を提供しようとするものである。

〔発明の概要〕

本発明の半導体装置の製造方法は、半導体基板を個々のチップに分離するために半導体基板の表面から所定深さの溝を形成する工程(ブレード・グイシング工程)と、該半導体基板の表面をテープで被覆する工程と、該半導体基板の裏面から向記溝底部近傍まで研磨して所定厚さとする工程(ラッピング工程)と、前記溝底部から半導体基

ーラー等により圧力を加え、前記満12と半導体装板11. の裏面111 bとの間を破断させて個々のチップ14、…に分離し、更に保護テープ13からチップ14、…の表面14aを剥離し、半導体装板11からチップ14、…への分離工程を終了する(同図(d)図示)。

このようながにないできたと、どれてないできたいがないできたが、できたのではないがあると、がかけいできたが、がかけいできたが、がかけいできたが、からないがは、できないがないできたが、できないがないが、ではないできたが、できないがないが、ではないがないできたが、できないがないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないが、できないできないがいが、できないが、できないが、できないいできないが、できないが、できないがいできないがいできないがいいいいいいできないがいがいいいがいが、できないが

板底部までを破断させ、個々のチップに分離する 工程とを具備したことを特徴とするものである。

このような方法によれば、従来の方法とはプレード・ダイシング工程とラッピング工程とを逆にしているので、半導体基板から直接テープを剥離する工程がなくなり、半導体基板の破損を防止することができる。

(発明の実施例)

以下、本発明の実施例を第1図(a)~(d)を参照して説明する。

まず、素子製造工程が終了した半導体基板 1 1 の表面 1 1 a の所定位置からカッティングしてが定義さの満 1 2 を形成する(ブレード・ダイイングエ程)(第 1 図(a) 図示)。次に、半導体基板 1 1 の裏面を前記清 1 2 の底ので、半導体基板 1 1 の裏面 6 にの半導体基板 1 1 の裏面 6 にの半導体基板 1 1 の裏面 1 1 b からゴムロ、半導体基板 1 1 の裏面 1 1 b からゴムロ、半導体基板 1 1 の裏面 1 1 b からゴムロ、半導体基板 1 1 の裏面 1 1 b からゴムロ

〔発明の効果〕

以上詳述した如く本発明の半導体製造装置によれば、半導体基板のチップへの分割工程で半導体基板の破損を防止することができ、特に厚さが薄く、大口径の半導体基板に適用した場合に歩留りを向上できる等顕著な効果を奏するものである。4. 図面の簡単な説明

第1図(a)~(d)は本発明の実施例における半導体基板からチップへの分割工程を示す断面図、第2図(a)~(g)は従来の半導体基板からチップへの分割工程を示す断面図である。

1 1 ··· 半導体 基 板 、 1 2 ··· 溝 、 1 3 ··· 保 護 テ ー . ブ 、 1 4 ··· チ ッ ブ 。

出願人代理人 弁理士 鈴江武彦

特開昭62-4341(3)

